97-009670

(19) 대한민국특허청(KR) (12) 특허공보(B1)

(51) Int. CI.⁶ H01S 3/1B (45) 공고일자 1997년06월17일 (11) 공고번호 97-009670

(21) 출위번호 특1994-0006599 (65) 공개번호 득1995-0028241

(21) 출원인호 독1994-00,00593 (05) 중개인호 독1995-00,00641 (22) 출원일자 1994년(3월30일 (43) 공개일자 1995년(10월18일 (71) 출원인 삼성전자 주식회사 김광호

경기도 수원시 팔달구 매탄동 416번지

(72) 발명자 양승기

서울특별시 강동구 고덕동 대우아파트 1동 404호

(74) 대리인 이영필, 박영우, 조현실

심시관 : 고광석 (책지공보 제5066호)

(54) 자기 정렬을 이용한 반도체 레이저 다이오드 제조방법

요약

내용 없음.

대표도

F1

얼세서

[발명의 명칭]

자기 정렬을 이용한 반도체 레이저 다이오드 제조방법

[도면의 간단한 설명]

제1도는 종래의 반도체 레이저 다이오드의 수직 단면도.

제2도는 본 발명의 제조방법에 따른 반도체 레이저 다이오드의 수직 단면도.

제3도 내지 제17도는 본 발명에 따른 반도체 레이저 다이오드의 제조 단계별 공정을 나타내는 수직 단면도:

* 도면의 주요부분에 대한 부호의 설명

1 : n-GaAs 기판 2 : n-GaAs 버퍼층

3 : 제 1 의 크래드송(n형) 4 : 제 1 도파총

5 : 활성층 6 : 제 2 도파층

7 : 제 2 의 크래드층(p형) 8 : 캡층

9 : 전류 차단층 10 : 금속(p)

11 : 금속(n) 21 : n-GaAs 기판

22 : n-GaAs 버퍼총 23 : 제 1 의 크래드층(n형)

24 : 제 1 도파층 25 : 활성증

26 : 제 2 도파층 27 : 제 2 의 크래드총(p형)

28 : 캡증 31 : 금속(n)

32 : 채널 마스크(SiO2) 33 : 오믹 금속(제 1 금속 ; p)

34 : 전류 차단층 35 : 금속(제 2 금속 : p)

36 : 잔류 포토 레지스트

[발명의 상세한 설명]

본 발명은 광통신 분야의 광 정보 처리용 PCS 시스템 카운터 및 레이저 포인터(laset pointer) 등에 적용되는 반도체 레이저 다이오드에 관한 것으로, 상세하게는 광 통신용 분야에서 고밀도 및 고속 정보 처리를

위해 단피장화와 고울력화가 급속히 진행되고 있는 반도체 레이저 다이오드를 중에서 발광 영역이 특히 작 은 형상을 가지도록 형성된 리지 구조(ridge structure)의 반도체 레이저 다이오드의 제조방법에 관한 것 이다.

제 1 도는 종래의 리지 형태의 반도체 레이저 다이오드의 단면도이다. 이 도면을 참조하여 그 구조를 살 머보며 다음과 같다.

n-GaAs 기판(1) 상면에 n-GaAs 버퍼총(2), n형의 제 1 크래드총(3), 제 1 도파총(wave quide layer : 4), 활성총(5) 및 제 2 도파총(6)이 순치로 적충되어 있다. 이에 연속되어 3개의 리지를 기지는 p형의 제 2 크래드총(7)이 적총되어 있다. 상기 3개의 리지 상면에는 각각 캡총(8)이 적총되어 있다.

또한 상기 캡 총(8)이적총된 리지형의 제 2 크래딩총(7)의 상면에는 중간 리지 상면 중앙부에 전류 주입을 위한 개구부를 제외하고는 그 앙쪽을 전류 차단총(9)이 작총되어 있으며, 그리고 그 상면 전체에 갈쳐 금 속총(p: 10)이 적총되어 있고, 위의 전류 치단총(9)의 개구부를 통해 캡총(8)의 일부와 접촉하여 주입 전 류를 진달하는 구실을 한다.

그리고 기판(1)의 하단면에 금속층(11 : n)이 중착되어 상기 전국층(10 : p)와 함께 전국의 구실을 한다.

이상과 같은 구조로 형성된 리지형 반도체 레이저 다이오드의 제조방법은 다음과 같다.

n-GaAs 기판(1)의 상면에 n-GaAs 버퍼총(2), n형의 제 1 크래드총(3), 제 1 도파총(wave guide layer : 4), 활성총(5), 제 2 도파총(6), p형의 제 2 크래드총(7) 및 캡총(8)이 순차적으로 적총한다.

다음에 상기 적총을 포토리소그래피(potolithography)법으로 식각하여, 제 1 도에 도시된 바와 같이. 3개 의 리지 구조가 형성되도록 두 개의 흡을 제 2 크래드총(7 : p형) 깊숙히까지 낸다.

다음에 위의 리지가 행성된 적총의 전면에 전류 차단총(9)을 형성하고, 가운데 리지의 상단부에는 전류를 주입하기 위해 적절한 마스크를 이용한 포토리소/괴패함인로 식각하여 개구부(12)를 낸다. 이 개구부 (12)가 형성된 상기 적총의 전면에 걸쳐 금속(10 : p)을 중착하여 소지를 완성한다.

그러나, 이상 설명한 바와 같은 리지형 반도체 레이저 디이오드의 제조방법은 전류 주입을 위한 개구부 (12) 형성시 마스크를 이용한 포토리소그래피법을 이용함으로써 공정시 미스-어라인(mis-align) 등의 에러 가 발생하기 않고, 전류 차건층(9)의 개구부(12)를 통한 캡층(8) 상단과 금속(10: p)과의 저항성 접촉 명역이 작아서 레이징(lasing)시 발달이 심한 문제점이 있어. 광롱신용 반도체 레이저 디이오드의 최대의 난 제에 시리성 확단에 큰 첫대가 되다.

본 발명에 따른 리지형 반도체 레이저 다이오드의 제조 방법은 상기와 같은 문제점을 개선하고자 창안된 것으로. 소자의 전류 주입부가 되는 저항성 접촉 영역이 넓어서 레이저 발진시 열발산 효과가 뛰어나며, 저항성 접촉 영역에 구매받지 않고 리지 크기를 줄일 수 있는 반도체 레이저 다이오드의 제조 방법을 제공 하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 반도체 레이지의 제조 방법은, 제 1 전도명의 반도에 기판 상면에 제 1 전도형 버퍼충, 제 1 전도명의 보다 전도형의 제 1 크대당층, 제 1 도피층, 활성층, 제 2 도피층, 제 2 전도형의 제 2 크대당층, 제 2 전도형의 제 3 공학적으로 성장시켜 적충하는 성장 단계와, 상기 성장 단계에서 성장된 상기 캡증의 양쪽 가장자리 상단에 채널 마스크를 향성하는 채널 미스크 형성 단계와, 상기 성장 단계에서 성장된 상기 캡증의 양쪽 가장자리 상단에 채널 마스크를 향성하는 채널 미스크 형성 단계와, 제 1 금속층을 향성하는 제 1 금속층을 하는 전에 제 1 금속층을 하는 전에 제 1 금속층을 마스크로 하다, 이 제 1 금속층을 하는 산이 함께 1 금액하는 기를 병명하는 제 1 국학부를 소청의 길이까지 선택적으로 식각하는 제 1 식각단계와, 성기 제 1 식각단계와, 성기 제 1 식각단계와, 성기 제 1 식각단계와 성명 단계와 다양하는 전 등 상대 제 1 독자 등 병성 단계와 사업 등 병성 단계에서 형성된 전체 기 적 1 각 학생이 함성 반기 제 1 금속층을 노총시켜는 제 2 식각단계에서 경성된 전투 차단층에 강광성 수지를 나머지 감영성 수지를 제 기속을 등 존상하는 제 3 극식 단계와, 상기 제 3 식각단계에서 김광성 수지가 제거된 기반에 제 2 금속층을 중상하는 제 2 극속 중착단계를 보험하여 된 점에 특징이 있다.

이하 도면을 참조하면서 본 발명에 따른 반도체 레이저 다이오드의 제조 방법을 설명한다.

제 2 도는 본 발명의 제조 방법에 따른 반도체 레이저 다이오드의 수직 단면도이다. 이 도면을 참조하면 서 그 구조를 살펴보면 다음과 같다.

n-GaAs 기판(21)의 삼면에 n-GaAs 버퍼총(22), n-제 1 크래드총(23), 제 1 도파총(wave guide layer : 24). 활성총(25) 및 제 2 도파총(26)이 순차로 작용되며 있다. 이에 연속되어, 3개의 리지를 기지는 p청 제 2 크래드총(27)이 작용되어 있으며, 성기 3개의 리지 상면에는 각각 캡종(28)이 작용되어 있다.

또한 실기 캡흥(28)이 적흥된 리지형의 제 2 크래딩흥(27)의 중간 리지 상면에는 전류 주입을 위한 제 1 금속층(33)이 캡흥(28)과 저항 접촉되어 있다. 그리고 양쪽 기정지리 리지의 캡흥(28) 상면에는 Si0;의 채널 마스크(32)가 형성되어 절연층의 구실을 하게 된다.

또한 리지 구조 형성을 위하며 식각에 의해 피여진 두 홈에는 전류 차단층(34)이 채널 마스크(32)의 상단부 및 같은 높이의 제 1 금속층(p :33)에 연접하여 적충되어 있다. 그리고 상기 제 1 금속층(p :33)과 전류 차단층(34) 및 채널 마스크(32)의 상면에 제 2 금속층(35)이 적충되어 있어 주입된 전류를 안팎으로 전달 하는 구실용 하게 된다.

그리고 기판(21)의 하단면에 금속총(31 : n)이 중착되어 상기 전극층(35 : p)와 함께 전극의 구실을 하게 된다.

다용으로 제 3 도 내지 제17도를 창조하면서 본 발명에 따른 반도체 레이저 다이오드의 제조 방법을 설명 한다.

면저 제 3 도에 도시된 바와같이, n형(제 1 전도형)의 GaAs 기판(21) 상면에 n형의 GaAs 버퍼총(22), n형

의 제 1 크래드용(23), 제 1 도파용(wave guide layer : 24), 활성용(25), 제 2 도파용(26), p형의 제 2 크래드용(27) 및 캡 용(28)을 순치적으로 성장시켜 적용한다(성장단계).

다음에 상기 성장 적용들 상면에 고에너지 풀라즈마 화학 기상 중착(PECVE: plasma enhanced chemical vapor deposition)을 법으로 제 4 도에 도시된 비와 같이. SiQ총을 중작시킨 다음. 제 5 도 내지 제 8 도에 도시된 바와 같은 포토리소그래피법으로 식각하여 채널 마스크(32)를 형성한다.

여기서 제 5 도는 김광성 수지(photo resister)를 도포한 단계를 나타내며, 제 6 도는 Cr-마스크를 였고 상기 김광성 수지에 노광을 하는 단계이며, 제 7 도는 Cr-미스크가 제거된 상태의 노광된 김광성 수지를 현상하여 FECV법으로 중착된 SiQ 총을 식각한 단계이며, 제 8 도는 현상된 김광성 수지를 제거하여 채널 미스크를 완성한 단계이다. 이 채널 마스크는 2중 리지 형성을 위한 채널 미스크로서, 소지의 신뢰성 항 상을 위해 형성시킨다. 즉 소자 이생들리시 기계적 스트레스에 의한 하부막 손상을 중이기 위한 것으로, 성골 리지일 김우에는 하부막 손성이 커진다.

또한 여기서 PEVCD번의 특징에 대해 설명하고 다음 설명으로 넘어가기로 한다.

고에너지(plasma enhanced) CVD 기법은 반응 기스들에 에너지를 전달하기 위해 rf-유도 글로우 방전을 이 용하며, APCVO(atmospheric pressure CVD)합니다. HPCVO(tow pressure CVD)합 관중들 보다 낮은 온도에서 중착 공정을 실시할 수 있다는 경점이 있다. 때라서 PECVO법은 저온에서 중착 공정을 실시할 수 있으므로, 금속 상에 실리콘 질화물 및 SiO₂층 등을 형성하는 것과 같이, 다른 방법들에 의해서 코팅되기 에는 열작 인점성을 가지지 못하는 기관 상에 막을 중착하는 방법을 제공한다.

이와 같은 PECVD법은 모든 반응 가스가 중확실 내에서 MF 전력에 의해 플라즈미 활성화 되거나 분해되어 이온화된 세료통(species)과 리디칼등을 형성하며, 이러한 라디칼과 이온화된 세료들이 가열된 기관에 입 사되고 바시되면서 박막을 취성하게 된다.

다음으로 제 9 도에 도시된 바와 같이, 채널 마스크(32)가 형성된 캡층(28) 상면에 김광성 수지를 도포하고 Cr-마스크를 얹어 노광한 다음, 제10도에 도시된 바와 같이, 현상한다.

제11도에 도시된 바와 같이, 제 1 금속을 증확하여 중앙의 노출된 캡흥(28)과는 저항성 접촉이 이루어지도 톡 한 다음, 제12도에 도시된 바와 같이, 채널 마스크(32) 성부의 ř발교한 김광성 수지 및 그 상면의 금 속옷을 간포트-오포(iff-trf)기법에 의해 제거하여 제 1 금속총(33)을 협성한다(제 1 금속총 협성 단계).

여기서 리프트-오프 기법은 애칭 기법에서 사용되는 제거 공정과 상반되는, 부가적인 공정에 의해 웨이퍼 면상 패턴을 항성하는 기술이다. 즉. 리프트-오포 기법에서는 역 패턴이 웨이퍼 상에 있는 소위 스텐술 (stencil)층에 먼저 형성된 다음, 목정 위치의 기판을 노출한다.

다음에 패턴될 먹이 역-패턴된 스텐슐층과 노출된 기판 상에 증확된다. 스텐슐층 상에 증착된 역-패턴과 그 상부의 막재로 부분은 웨이퍼가 스텐슐증이 용해할 수 있는 용액에 담겨질 때 제거된다. 다시 말해서. 스텐슐층 상에 증착된 막은 스텐슐이 용해되는 동안 리프트-오프(Lift-off)된다. 노출된 기판 영역 상에 증착된 막재료는 필요한 패턴으로 뒤에 남는다.

이 리프트-오프 공정이 성공을 위해서는 스텐슬 상부의 막재료와 노출된 기판상의 중착된 막재료 사이에 분명한 등이 존재하는 것이 중요하다.

다음에 제13도에 도시된 비와 같이, 두 개의 채널 패턴과 제 1 그목총 사이의 캡총(28) 및 제 2 크래딩총 (27)의 3즉 '(9즉') 또는 5즉 '(18한) 회합물을 리액티브 이온 예칭(reactive ion etching) 기법으로 소청의 깊이까지 식각하여 리지 구조를 항성한다(제 1 식각 단계). 이렇게 함으로써 그에 예칭(dry etching)의 장점인 마스크와 용안한 패턴 천이(pattern transition)가 이루어져 리지쪽과 저항성 집혹 명역이 일치하면 점대의 저항성 점점 명역이 확보된다.

이와 같이 리지 구조가 형성된 기판에 제14도에 도시된 바와 같이. PECVD법으로 SiO₁의 전투 차단총(34)를 상기 리지 구조의 전면에 검쳐 증착시킨 다음, 제15도에 도시된 바와 같이. 김광성 수지(photo resister)를 평단하게 도요한다.

그리고 제16도에 도시된 비와 같이, 건식 데침법(dry etching : plama etching, RIE 또는 MERIE)으로 식각하여 제 1 금속총(33)을 노출시킨다(제 2 식각 단계). 이때 감광성 수지와 SiO₂나 Al₂O₂와 같은 PECVO 재료를 식각하는 RIE 공정의 가스 조성비를 적절히 조절하여, 감광성 수지에 대한 SiO₂나 Al₂O₂와 같은 함성된 전류 치단층의 식각 선택비기 1 : 1로 같이지도록 한다. 이렇게 함으로써, 자기 정렬된(self-aligned) 제 1 금속(이) 노총 영역을 최대한 확보할 수 있어, 소지의 압독성 개선은 물론 공정의 인정회와 소지의 신뢰성이 함성되게 된다.

다음으로 제17도에 도시된 바와 같이. 잔류 감광성 수지(36)을 플라즈마 애성(plasma ashing)시켜 제거한 후(제 3 식각 단계). 제 2 도에 도시된 바와 같이 제 2 금속(35 : p)을 중착하고(제 2 금속 중착 단계). 기판(21) 하부에 금속(n)을 중착하여 본 발명에 따른 제조 방법에 의한 반도체 레이저 디이오드가 완성된 다.

이상 설명한 바와 같이, 본 발명에 따른 반도체 레이저 다이오드의 제조 방법은 PECNO법과 같은 저온 공정으로 진류 처단충을 제 : 금속속의 박면에 향성하고, RHE 공정의 가스 조성비를 작절히 조출함으로써, 기 정程된 제 1 금속 노출 영역 즉 저항성 접촉 영역을 체대한 확보할 수 있어 레이저 발견시 열 발생을 최소화 할 수 있을 뿐만 아니라 열 발산 효과기 뛰어나 신뢰성이 항상되며, 지기 정렬에 의한 공정의 안정화 및 소지의 신뢰성이 증가하다.

또한, 저항성 접촉 영역에 구애받지 않고 리지 목을 줄일 수 있으며, PECVD법에 의한 증착의 두께에 따른 평탄화가 이루어져 소자를 패키지할 때 소지의 손실(damage)이 감소되며 후속 공장이 인정되어 생산성이 증가하는 효과가 있다.

(57) 청구의 범위

천구한 1

제 1 전도형의 반도체 기판 상면에 제 1 전도형의 버퍼총, 제 1 전도형의 제 1 크래딩총, 제 1 도포층, 활성총, 제 2 도포총, 제 2 전도형의 제 2 크래딩총, 제 2 전도형의 앱총을 순치적으로 성장시켜 적충하는 성장 단계와, 상기 성장 단계에서 성장된 상기캡흥의 외 9 쪽 가장자리 상면에 채널 미스크를 형성하는 채널 마스크 형성 단계와, 성기 채널 미스크 형성 단계에서 형성된 양쪽의 채널 미스크의 사이에 소정 크기의 자형성 집혹 제 1 금속층을 형성하는 제 1 금속층을 병성하는 제 1 금속층을 하는 기 제 1 금속층을 미스크로 하여, 이 제 1 금속층을 상단부로 하는 리지를 형성하기 위해 그 주변부를 소점의 깊이까지 선택적으로 식각하는 제 1 식각 단계와, 상기 제 1 식각 단계에서 형성된 리지부 및 식각부의 전면에 결취 전투 차단층을 형성하는 전투 사단층 형성 단계에서 명성된 리지부 및 식각부의 전면에 결취 전투 차단층을 형성하는 전투 차단층 형성 단계와, 상기 전투 지원 등 형성 단계와, 상기 제 2 식각 단계에서 명성된 건류 차단층 명성 단계에서 기 급속층을 노출시키는 제 2 식각 단계에서 명성된 건가에 1 공식 단계에서 명성된 건무 차단층에 대한 기 생각 단계의 및 4 각 단계에서 명성된 건무에 대한 기 생각 보다 기 제 3 식각 단계에서 당성된 건무에 대한 기 생각 보다 기 제 3 식각 단계에서 당성된 기 제 1 대한 기 등에 대한 기 등에 대한 기 및 4 각 단계에서 강성수 수지를 제거한 다기 제 2 역속 등을 중착하는 제 2 금속 중착 단계를 포함하면 된 저메 특징이 있는 반도체 레이저 다이 모든 제 자란에 되었다.

정구항 2

제 1 항에 있어서. 채널 마스크 형성 단계는 상기 성장 단계를 마친 성기 기판의 캡층 상면에 채널 마스크 막을 형성하는 마스크막 형성 단계와, 상기 마스크막 형성 단계에서 형성된 상기 마스크막 상면에 포토리 소그래피법으로 식각하는 식각 단계를 포함하여 이루어지는 정에 특징이 있는 반도체 레이저 다이오드 제 저는

청구항 3

제 2 항에 있어서, 마스크막 형성 단계는 고 에너지 플라즈마 화학 기상 중착(PECVD)법에 의해 이루어지는 점에 목장이 있는 반도체 레이저 다이오드 제조방법.

최구하 A

제 1 항에 있어서, 제 1 금속층 형성 단계는 상기 채널 마스크 형성 단계에서 싱기 채널 마스크가 형성된 기판 상면에 김광성 수지를 평란하게 모자는 감생성 수지 도모 단계에서 성기 강광성 수지 문자 모든 전계에서 오기 강광성 수지 문자 문자 전기에서 모두 다기에서 되었다. 그렇게 하는 그렇게 하는 그렇게 하는 건강성 수지 당신 단계와, 상기 김광성 수지 한상 단계를 마친 상기 기판 상면에 제 1 궁속을 중착하는 금숙 중작 단계에서 상기 노광된 영역에 중작된 제 1 금속만 남기고 비지 제 1 금속 중작 단계에서 상기 노광된 영역에 중작된 제 1 금속만 남기고 비지 제 1 금속 부분과 그 하부의 강광성 수지를 리프트-오프 기법에 의해 제거하는 리프트-오프 단계를 포항하는 점에 목짓이 있는 반도체 레이저 다이오는 제조방법.

청구항 5

제 1 항에 있어서, 전류 차단층 형성 단계는 고에너지 플라즈마 화학 기상 중착법에 의해 이루어지는 정에 특징이 있는 반도체 레이저 다이오드 제조방법.

청구항 6

제 1 항에 있어서, 제 1 식각 단계는 리액티브 이온 에칭에 의해 이루어지는 정에 특징이 있는 반도체 레 에서 다이오드 제조방법.

청구항 7

제1항에 있어서, 제 2 식각 단계는 상기 전류 처단총과 감광성 수지를 리액티브 이온 예칭에 의한 자기-정 렬 기법을 사용하는 정에 특징이 있는 반도체 레이저 다이오드 제조방법.


청구항 B

제1항 또는 제 7 항에 있어서, 제 2 식각 단계의 상기 전류 차단층과 감광성 수지를 리액트브 이온 에칭으로 식각함에 있어서 성기 전휴 차단층과 감광성 수지가 같은 비율로 동시에 식각되도록 상기 라메티브 이 은 예칭에 사용되는 가스 조성비를 조절해서 감광성 수지와 전류 차단층 물질의 식각 속도를 1 : 1로 하는 정에 특징이 있는 반도체 레이저 다이오드 제조방법.


청구항 9


제1항에 있어서, 제 3 식각 단계는 상기 제 2 식각 단계에서 잔류된 감광성 수지를 프라즈마 애슁에 의해 식각하는 정에 특징이 있는 반도체 레이저 다이오드 제조방법. 도연

도면기





£₽12







££14






도면6







도연8




£219





도면10







도면12





도연14





도연16

